UM2006A 硬件设计指南

版本: V1.0



广芯微电子 (广州) 股份有限公司

http://www.unicmicro.com/

UM2006A 硬件设计指南 条款协议

条款协议

本文档的所有部分,其著作产权归广芯微电子(广州)股份有限公司(以下简称广芯微电子) 所有,未经广芯微电子授权许可,任何个人及组织不得复制、转载、仿制本文档的全部或部分组件。 本文档没有任何形式的担保、立场表达或其他暗示,若有任何因本文档或其中提及的产品所有资讯 所引起的直接或间接损失,广芯微电子及所属员工恕不为其担保任何责任。除此以外,本文档所提 到的产品规格及资讯仅供参考,内容亦会随时更新,恕不另行通知。

- 本文档中所记载的关于电路、软件和其他相关信息仅用于说明半导体产品的操作和应用实例。
 用户如在设备设计中应用本文档中的电路、软件和相关信息,请自行负责。对于用户或第三方因使用上述电路、软件或信息而遭受的任何损失,广芯微电子不承担任何责任。
- 在准备本文档所记载的信息的过程中,广芯微电子已尽量做到合理注意,但是,广芯微电子并不保证这些信息都是准确无误的。用户因本文档中所记载的信息的错误或遗漏而遭受的任何损失、广芯微电子不承担任何责任。
- 3. 对于因使用本文档中的广芯微电子产品或技术信息而造成的侵权行为或因此而侵犯第三方的专利、版权或其他知识产权的行为,广芯微电子不承担任何责任。本文档所记载的内容不应视为对广芯微电子或其他人所有的专利、版权或其他知识产权作出任何明示、默示或其它方式的许可及授权。
- 4. 使用本文档中记载的广芯微电子产品时,应在广芯微电子指定的范围内,特别是在最大额定值、电源工作电压范围、热辐射特性、安装条件以及其他产品特性的范围内使用。对于在上述指定范围之外使用广芯微电子产品而产生的故障或损失,广芯微电子不承担任何责任。
- 5. 虽然广芯微电子一直致力于提高广芯微电子产品的质量和可靠性,但是,半导体产品有其自身的具体特性,如一定的故障发生率以及在某些使用条件下会发生故障等。此外,广芯微电子产品均未进行防辐射设计。所以请采取安全保护措施,以避免当广芯微电子产品在发生故障而造成火灾时导致人身事故、伤害或损害的事故。例如进行软硬件安全设计(包括但不限于冗余设计、防火控制以及故障预防等)、适当的老化处理或其他适当的措施等。

目录

1	概述		 1
2	应用参	。 考原理图	 2
	2.1	参考电路概述	 2
	2.2	物料清单	 3
3	硬件设	रेभ	 4
4	版木修	≩ìT	5

UM2006A 硬件设计指南 概述

1 概述

UM2006A 是一款工作于 240MHz~1000MHz 范围内的低功耗(G)FSK/OOK 无线接收芯片,内部集成完整的射频接收机、频率综合器和解调器。只需配备简单、低成本的外围器件就可以获得良好的接收性能。

本应用文档是为使用 UM2006A 接收芯片进行产品开发的用户提供原理图和 PCB 版图设计指南,以期帮助用户快速实现应用所需的性能指标:如提高灵敏度、降低功耗和系统成本、提高抗干扰能力等。

UM2006A 硬件设计指南 应用参考原理图

2 应用参考原理图

C0、C1、L1、L2 组成的匹配网络将天线的阻抗匹配至芯片射频输入阻抗,达到提高接收灵敏度的目的,同时有一定的滤波作用,滤除复杂电磁环境给接收机带来的干扰。参考原理图如图 2-1 所示。

芯片 RFIN 端口阻抗				
315M	433M	868M	915M	
79-j232	61-j177	25-j76	24-j70	

表 2-1: RFIN 输入阻抗




图 2-1: 典型应用参考原理图

2.1 参考电路概述

- C0、C1、L1、L2 组成匹配网络,需要根据频段适配不用的匹配参数。
- C2, C3 是电源退耦电容, 根据实际的应用需求要做适当调整。
- SDN 为芯片使能脚,低电平使能,高电平关断芯片。
- ANT 是 SMA 连接器,本例采用 50 欧姆天线。
- Y1 推荐用频率容差±10ppm, 负载电容 18pF 的 26MHz 晶体。
- D1 是 ESD 保护,根据实际产品需求增加相应保护器件。

UM2006A 硬件设计指南 应用参考原理图

● CS、SLCK、SDA 为三线 SPI 接口,休眠状态下建议 MCU 配置 CS 上拉,SLCK 下拉,SDA 浮空。

2.2 物料清单

表 2-2: UM2006A 物料清单

位号	描述	元件值			单位	供应商	
江五子	田处	315M	433M	868M	915M	半辺	洪四旬
C0	±0.1pF, 0402, NPO, 50V	3.9	2.7	1.8	1.5	рF	YAGEO
C1	±0.1pF, 0402, NPO, 50V	12	10	4.7	3.9	pF	YAGEO
C2	±0.1pF, 0402, NPO, 50V	100		nF	YAGEO		
C3	±0.1pF, 0402, NPO, 50V	2.2			μF	YAGEO	
L1	±5%, 0402, 贴片高频电感	33	18	12	8.2	nН	Sunlord
L2	±5%, 0402, 贴片高频电感	47	33	10	10	nΗ	Sunlord
R1	±1%, 0402	OR		Ω	UNI-ROYAL		
D1	ESD, V _{RWM} =5V, Cj≤1pF	NC		-	-		
Y1	±10ppm, SMD3225, 18pF	26		MHz			

UM2006A 硬件设计指南 硬件设计

3 硬件设计

本文档以 UM2006A_EVB 的原理图和 PCB 为例来阐述应用设计的注意事项。图 3-1 中 PCB 采用 2 层板设计。




图 3-1: PCB Layout 应用参考

说明如下:

- 1. 铺地和射频走线尽量平顺且短,以减小传输线上的阻抗波动。
- 2. C0、C1、L1、L2 尽量靠近芯片 RFIN 端口摆放。
- 3. L1 和 L2 尽量间距拉大,以减小它们之间的互感。
- 4. 射频芯片和匹配电路部分要铺地,并尽量保证地的完整性,芯片下方相邻层要有完整的铺地,芯片下方的焊盘要打过孔跟底层相连,增强芯片的接地。
- 5. 晶振走线尽可能短,晶振周围保持良好接地面,走线尽量不要从晶振下方穿过。
- 6. 尽量不要在射频器件和走线上布丝印,厚重的丝印会影响 PCB 的介电常数和传输线的射频阻抗。

UM2006A 硬件设计指南 版本修订

4 版本修订

版本	日期	描述
V1.0	2024.12.04	初始版

